pulp-platform

pulp-platform / axi

#6

1,589353SystemVerilog

在 GitHub 上查看

用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。

📊 项目信息

语言: SystemVerilog
Stars: ⭐ 1,589
Forks: 353
排名: #6
收录: 语言榜
趋势日期: 2026年6月5日
最后推送: 2026/6/3

🏷️ 标签

asicaxiaxi4axi4-litefpgahardwareipnetwork-on-chiprtlsystemverilog